2. Alat dan bahan[Kembali]
A. Alat dan Bahan (Modul De Lorenzo)
1. Jumper
Gambar 1. Jumper
2. Panel DL 2203D
3. Panel DL 2203C
4. Panel DL 2203S
Gambar 2. Modul De Lorenzo
B. Alat dan Bahan (Proteus)
1. IC 74LS112 (JK filp flop)
 |
| Gambar 3. IC 74LS112 |
2. IC 7474 (D Flip Flop)
 |
| Gambar 4. IC 7474 |
3. Power DC
Gambar 5. Power DC
4. Switch (SW-SPDT)
Gambar 6. Switch
5. Logicprobe
Gambar 7. Logic Probe
3. Rangkaian Simulasi[Kembali]
 |
| Gambar 10 Rangkaian pada Proteus |
4. Prinsip Kerja[Kembali]
Pada rangkaian percobaan 1, terdapat penggunaan dua jenis IC, yaitu IC 74LS112 dan IC 7474. Pada IC 74LS112, kaki R (reset) terhubung ke B0 dengan inputan bernilai 1, kaki S (set) terhubung ke B1 dengan inputan bernilai 1, kaki J terhubung ke B2 dengan inputan bernilai 0, kaki clk terhubung ke B3 dengan inputan bernilai 1, dan kaki K terhubung ke B4 dengan inputan B4. Output dari IC 74LS112 terdiri dari Q yang terhubung ke H7 dan Q' yang merupakan komplemen dari Q dan terhubung ke H6.
Selanjutnya, pada IC 7474, kaki D terhubung ke B5 dengan inputan bernilai 0, dan kaki clk terhubung ke B6 dengan inputan bernilai 1. Output dari IC 7474 terdiri dari Q yang terhubung ke H4 dengan inputan 0 dan Q' yang terhubung ke H3.
Apabila rangkaian dijalankan, output yang dihasilkan adalah 0 untuk Q dan 1 untuk Q'. Hal ini disebabkan oleh sifat clk yang aktif rendah (active low), yang berarti clk akan aktif saat bernilai logika 0. Namun, dalam rangkaian ini, clk diberikan masukan bernilai 1 sehingga clk tidak aktif dan menghasilkan output berupa 0.
Pada percobaan ini, juga divariasikan beberapa kondisi. Adapun kondisi-kondisi tersebut adalah:
- Saat B0=0, B1=1, B2=don't care, B3=don't care, B4=don't care, B5=don't care, dan B6=don't care, maka dihasilkan output yang sama pada J-K Flip Flop dan D Flip Flop dimana Q=0 dan Q'=1.
- Saat B0=1, B1=0, B2=don't care, B3=don't care, B4=don't care, B5=don't care, dan B6=don't care, maka dihasilkan output pada J-K Flip Flop 1 dan pada D Flip Flop juga 1. Ini dikarenakan pada rangkaian ini dia aktif low, dan diberi inputan berupa 0, maka akan membuat rangkaiannnya mengeluarkan output sebesar 1.
- Saat B0=0, B1=0, B2=don't care, B3=don't care, B4=don't care, B5=don't care, dan B6=don't care, maka dihasilkan output yang sama pada J-K Flip Flop dan D Flip Flop dimana Q=1 dan Q'=1. Kondisi ini dinamakan kondisi terlarang, karena Q dan Q' memiliki nilai yang sama yaitu 1. Seharusnya untuk nilai Q dan Q' itu berlawnana satu sama lain, tteapi pada kali ini, dia memiliki nilai yang sama. Oleh sebab itulah kondisi ini disebut kondisi terlarang. Kondisi ini juga disebut sebagai kondisi tidak stabil..
- Saat B0=1, B1=1, B2=0, B3=toggle, B4=0, B5=0, dan B6=⇨, maka dihasilkan output pada J-K Flip Flop adalah Q=1 dan Q'=0, sedangkan pada D Flip Flop nilai yang diperoleh adalah Q=0 dan Q'=1.
- Saat B0=1, B1=1, B2=0, B3=toggle, B4=1, B5=1, dan B6=⇨, maka dihasilkan output pada J-K Flip Flop adalah Q=0 dan Q'=1, sedangkan pada D Flip Flop nilai yang diperoleh adalah Q=0 dan Q'=1.
- Saat B0=1, B1=1, B2=1, B3=toggle, B4=0, B5=don't care, dan B6=0, maka dihasilkan output pada J-K Flip Flop adalah Q=1 dan Q'=0, sedangkan pada D Flip Flop nilai yang diperoleh adalah Q=0 dan Q'=1.
- Saat B0=1, B1=1, B2=1, B3=toggle, B4=1, B5 dan B6 diputus, maka dihasilkan outputadalah toggle, dimana ia berlawanan dengan ouput sebelumnya. Dimana sebelumnya outputnya adalah Q=1 dan Q'=0. Tetapi setelah dia bersifat toggle, maka untuk outputnya yang dihasilkan adalah Q=0 dan Q'=1.
Kondisi dan keadaan yang ada pada percobaan sudah sama dengan dengan kondisi sebenarnya, dimana datanya sudah sesuai dengan tabel kebenarannya.
5. Video Percobaan[Kembali]
1) Bagaimana jika B0 dan B1 sama- sama diberi logika 0, apa yang terjadi pada rangakaian?
Jawab :
Apabila B0 dan B1 diberi logika 0, maka untuk output yang dihasilkan adalah Q=1 dan Q'=1. Kondisi ini disebut kondisi terlarang dimana keadaannya tidak stabil. Untuk nilai Q=1 dan Q'=1 ini didapatkan karena rangkaiannya bersifat aktif low dimana ia akan aktif saat diberi masukan 0. Oleh sebab itu, outputnya bernilai satu.
2) Bagaimana jika B3 diputuskan/tidak dihubungkan pada rangkaian, apa yang terjadi pada rangkaian?
Jawab :
Jika B3 diputuskan/tidak dihubungkan maka akan berpengaruh terhadap J-K Flip Flop. Ini disebabkan karena yang terhubung ke clock pada J-K Flip Flop adalah B3. Tetapi jika input J dan K divariasikan, maka tidak akan mengalami perubahan karena clock tidak terhubung. Fungsi Clock pada JK flip-flop adalah untuk mengendalikan keluaran output JK flip-flop. Sedangkan untuk D flip-flop sendiri tidak berpengaruh, karena clocknya masih ada (tidak ada yang diputuskan)
3) Jelaskan apa yang dimaksud dengan ondisi toggle, not change dan kondisi terlarang pada Flip - Flop?
Jawab :
a. Kondisi toggle
Merupakan kondis yang terjadi saat input J dan K bernilai 1 dimana input J = 1 dan K = 1. Maka untuk outputnya berubah-ubah. Untuk nilai ouput yang berubah-ubah inilah yang disebut dengan toggle atau disebut juga situasi dimana Flip - Flop memiliki keluaran yang berganti - ganti, contohnya jika outputnya Q = 1 dan Q' = 0, pada togglenya akan berlaku pergantian sehingga outputnya menjadi Q = 0 dan Q'=1.
b. Kondisi not change
Merupakan kondisi pada Flip - Flop dimana Flip - Flop akan mempertahankan kondisi sebelumnya atau tidak mengalami perubahan. Contohnya, jika output Q =0 dan Q'=1 maka pada kondisi not change outputnya tidak berubah yakni Q=0 dan Q' = 1. Kondisi ini terjadi ketika inputnya sama - sama berlogika 0.
c. Kondisi terlarang
Merupakan kondisi yang terjadi pada rangkaian flip-flop dimana nilai output yang dihasilkan sama-sama bernilai1 yaitu Q=1 dan Q'=1. Ini disebut terlarang karena nilai Q dan Q' seharusnya bernilai berlawanan, dimana keadaanya tidak stabil
7. Download[Kembali]
- HTML
- Simulasi Proteus klik disini
- Video Percobaan klik disini
- Datasheet IC 74LS112 (J-K Flip Flop) klik disini
- Datasheet IC 7474 (D Flip Flop) klik disini
- Datasheet Switch klik disini
